PLL (phase locked loop) design engineer |
|
Location: |
|
E_mail:jobs@comlent.com |
|
Posting Date:2009-03-13 |
|
ESSENTIAL FUNCTION / RESPONSIBILITIES: |
| |
主要基于集成电路的PLL设计:
-无线电应用软件的设计、分析、设计和模拟。
-PLL系统模拟和开发。
-开发测试支持。 |
|
|
QUALIFICATIONS / REQUIREMENTS: |
| |
-两年以上PLL设计经验，电机学硕士及以上。
-对PLL系统和Σ-δ理论有深刻理解。
-熟练的集成电路设计能力以及射频测试经验。
-熟练运用Matlab或Simulink等软件者优先。 |
|
|
|
